\Box JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 9月 3日

出 Application Number:

特願2003-310953

[ST. 10/C]:

[JP2003-310953]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年 9月17日

特許庁長官 Commissioner, Japan Patent Office 【書類名】 特許願 【整理番号】 H03008091

【提出日】平成15年 9月 3日【あて先】特許庁長官殿【国際特許分類】H01L 21/90

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ

ロジ内

【氏名】 大森 一稔

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製作所 デ

バイス開発センタ内

【氏名】 田丸 剛

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ

ロジ内

【氏名】 大橋 直史

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製作所 デ

バイス開発センタ内

【氏名】 佐藤 清彦

【発明者】

【住所又は居所】 東京都青梅市新町六丁目16番地の3 株式会社日立製作所 デ

バイス開発センタ内

【氏名】 丸山 裕之

【特許出願人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和 【電話番号】 03-3366-0787

【先の出願に基づく優先権主張】

【出願番号】 特願2002-302689 【出願日】 平成14年10月17日

【手数料の表示】

【予納台帳番号】 006909 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0308729



【書類名】特許請求の範囲

【請求項1】

金属材料からなる配線を単層または多層に形成する半導体装置の製造方法であって、上下または左右に位置する前記配線の間を電気的に絶縁する層間絶縁膜をSiOC膜で形成し、前記SiOC膜に接して、前記SiOC膜とのヤング率の差が50GPa以下または応力の差が50MPa以下の絶縁膜を形成することを特徴とする半導体装置の製造方法。

【請求項2】

金属材料からなる配線を単層または多層に形成する半導体装置の製造方法であって、上下または左右に位置する前記配線の間を電気的に絶縁する層間絶縁膜をSiOC膜で形成し、前記SiOC膜の上層または下層に相対的に薄いSiCN膜を形成し、前記SiOC膜と前記SiCN膜との間に5nm以上の厚さのSiC膜を介在させることを特徴とする半導体装置の製造方法。

【請求項3】

金属材料からなる配線を単層または多層に形成する半導体装置の製造方法であって、上下または左右に位置する前記配線の間を電気的に絶縁する層間絶縁膜を窒素を含有するSiOC膜で形成し、前記SiOC膜に接して相対的に薄いSiCN膜を形成することを特徴とする半導体装置の製造方法。

【請求項4】

半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁 膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成された半導体装置であって、

前記層間絶縁膜は、SiOC膜と、前記SiOC膜上に形成されたSiC膜と、前記SiC膜上に形成されたSiON膜とからなり、

前記キャップ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする半導体装置。

【請求項5】

前記層間絶縁膜の一部を構成する前記SiON膜は、窒素含有量が5atoms%以下、または屈折率が1.495以下であることを特徴とする請求項4記載の半導体装置。

【請求項6】

前記層間絶縁膜の中途部に、前記層間絶縁膜をエッチングして前記溝を形成する際のエッチングストッパとして機能するストッパ絶縁膜が形成され、前記ストッパ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする請求項4記載の半導体装置。

【請求項7】

半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成された半導体装置であって、

前記層間絶縁膜は、SiOC膜と、前記SiOC膜上に形成されたSiON膜とからなり、

前記キャップ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする半導体装置。

【請求項8】

前記層間絶縁膜の一部を構成する前記SiON膜の窒素含有量は、3~4 atoms%以下であることを特徴とする請求項7記載の半導体装置。

【請求項9】

前記層間絶縁膜の一部を構成する前記SiON膜の屈折率は、1.485以下であることを特徴とする請求項7記載の半導体装置。

【請求項10】

前記層間絶縁膜の中途部に、前記層間絶縁膜をエッチングして前記溝を形成する際のエッチングストッパとして機能するストッパ絶縁膜が形成され、前記ストッパ絶縁膜は、S

出証特2003-3076478



i CN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする請求項7記載の半導体装置。

【請求項11】

半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁 膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成された半導体装置であって、

前記層間絶縁膜は、SiOC膜と、前記SiOC膜上に形成されたSiOCN膜とからなり

前記キャップ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする半導体装置。

【請求項12】

前記層間絶縁膜の一部を構成する前記SiOC膜は、室温から450℃までの温度範囲における膜のストレス変化量が50MPa以下であることを特徴とする請求項11記載の半導体装置。

【請求項13】

前記層間絶縁膜の一部を構成する前記SiOCN膜の窒素含有量は、10atoms%以下であることを特徴とする請求項11記載の半導体装置。

【請求項14】

前記層間絶縁膜の中途部に、前記層間絶縁膜をエッチングして前記溝を形成する際のエッチングストッパとして機能するストッパ絶縁膜が形成され、前記ストッパ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする請求項11記載の半導体装置。

【請求項15】

半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁 膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成された半導体装置であって、

前記層間絶縁膜は、SiOCN膜からなり、

前記キャップ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする半導体装置。

【請求項16】

前記層間絶縁膜は、SiOCN膜と、前記SiOCN膜上に形成されたSiON膜とからなることを特徴とする請求項15記載の半導体装置。

【請求項17】

前記層間絶縁膜を構成する前記SiOCN膜の窒素含有量は、10atoms%以下であることを特徴とする請求項15記載の半導体装置。

【請求項18】

前記層間絶縁膜の中途部に、前記層間絶縁膜をエッチングして前記溝を形成する際のエッチングストッパとして機能するストッパ絶縁膜が形成され、前記ストッパ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなることを特徴とする請求項15または16記載の半導体装置。

【請求項19】

半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁 膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成され、

前記層間絶縁膜は、SiOC膜と、前記SiOC膜上に形成されたSiON膜とからなり。

前記キャップ絶縁膜は、SiCN膜と、前記SiCN膜上に形成されたSiC膜とからなる半導体装置の製造方法であって、

前記層間絶縁膜の一部を構成する前記SiOC膜を形成した後、前記SiOC膜の表面をプラズマ処理し、その後、前記SiOC膜上に前記SiON膜を形成することを特徴と

する半導体装置の製造方法。

【請求項20】

前記層間絶縁膜の一部を構成する前記SiOC膜は、成膜温度375℃のプラズマCV D法で堆積することを特徴とする請求項19記載の半導体装置の製造方法。

【請求項21】

前記層間絶縁膜の一部を構成する前記SiOC膜を、室温から450℃までの温度範囲における膜のストレス変化量が50MPa以下となるように、プラズマCVD法で堆積することを特徴とする請求項19記載の半導体装置の製造方法。

【書類名】明細書

【発明の名称】半導体装置およびその製造方法

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、半導体装置の製造技術に関し、特に、いわゆるダマシン(Damascene)法を 用いて形成された配線構造、およびそのような配線構造を有する半導体装置に適用して有 効な技術に関する。

【背景技術】

$[0\ 0\ 0\ 2]$

半導体装置の微細化に伴う配線遅延を抑制するために、配線抵抗および配線容量の低減が図られている。配線抵抗に関しては、設計技術による対応と、銅を主導体層とした配線の採用が検討されている。銅配線の形成には、絶縁膜に形成された溝の内部を含む基板上に銅を主導体層とする配線用金属を堆積した後、溝以外の領域の余分な金属をCMP (Chemical Mechanical Polishing) 法を用いて除去することにより、溝の内部に配線パターンを形成する方法、いわゆるダマシン法が用いられている。

[0003]

一方、配線容量に関しては、比誘電率が2~3程度と相対的に低い低誘電率材料の採用が検討されている。なかでも、機械的強度に優れたカーボンを含有するシリコン酸化(Si licon-oxycarbite:以下、S i O C と記す)膜が、低誘電率材料として有望視されている

$[0\ 0\ 0\ 4]$

なお、特開 2001-326279 号公報(特許文献 1)には、層間絶縁膜を構成する 多層の絶縁膜のうち銅配線と接する絶縁膜を、シロキサン結合を有するアルキル化合物と、該アルキル化合物のガス流量と等しいか又は少ないガス流量に調整された N_2O 、 H_2O 又は CO_2 のうち何れか一つの酸素含有ガスとを含む成膜ガスをプラズマ化し、反応させて成膜する技術が開示されている。

[0005]

また、特開2001-110789号公報(特許文献2)には、シリコン、酸素、及び、原子量で少なくとも約5%の炭素を含む第1誘電体層と、シリコン、酸素、及び、第1誘電体層に含まれる炭素の約2/3未満の炭素を含む第2誘電体層とからなる金属間誘電体層を堆積及びエッチングする方法が記載されている。

[0006]

また、特開2002-203899号公報(特許文献3)には、層間絶縁膜をSiO膜、SiOF膜あるいはSiOC膜で形成し、銅バリア膜をSiC膜で形成することによって、層間絶縁膜とバリア膜との接着性を向上させる技術が開示されている。

[0007]

また、特開2002-134494号公報(特許文献4)には、層間絶縁膜をSiOC膜、SiOF膜あるいはCF膜で形成し、CMP(化学的機械研磨)時の研磨ストッパ膜および銅バリア膜をSiC膜で形成することによって、クロストークを防止する技術が開示されている。

[0008]

また、特開2002-353310号公報(特許文献5)には、層間絶縁膜をSiOC膜で形成し、銅バリア膜をSiC膜またはSiN膜で形成することによって、ビアのエッチングを改善する技術が開示されている。

[0009]

また、特開 2003-142593 号公報(特許文献 6)には、層間絶縁膜をSiO 膜、SiOF 膜あるいは SiOC 膜で形成し、銅バリア膜をSiC 膜または SiN 膜で形成 することによって、MIM (Metal Insulator Metal) キャパシタを形成する技術が開示されている。

[0010]

また、特開2003-152076号公報(特許文献7)には、層間絶縁膜をSiOC膜、SiOF膜、BN膜あるいはCF膜で形成し、CMP時の研磨ストッパ膜をSiC膜、SiN膜、SiO膜あるいはSiON膜、銅バリア膜をSiOC膜あるいはSiON膜で形成することによって、配線の絶縁破壊耐性を向上する技術が開示されている。

$[0\ 0\ 1\ 1]$

1

また、特開2000-200832号公報(特許文献8)には、層間絶縁膜をSiO膜、SiOF膜あるいはSiN膜で形成し、銅バリア膜をSiC膜またはSiN膜で形成することによって、銅バリア膜の接着性を向上させる技術が開示されている。

$[0\ 0\ 1\ 2\]$

また、特開2002-9150号公報(特許文献9)には、銅ダマシン配線の銅拡散防止膜をSiN膜、SiC膜あるいはSiCN膜からなる第1絶縁膜と、SiN膜からなる第2絶縁膜との積層構造にすることによって、銅配線の凝集を防止する技術が開示されている。

$[0\ 0\ 1\ 3]$

また、特開2002-373936号公報(特許文献10)には、銅ダマシン配線形成時のエッチングストッパ膜として、SiC膜、SiN膜、SiCN膜あるいはSiON膜を用いる技術が開示されている。

$[0\ 0\ 1\ 4\]$

また、特開2002-170882号公報(特許文献11)および特開2002-270691号公報(特許文献12)には、銅ダマシン配線の形成において、絶縁膜の溝内に銅を埋め込むCMPの実施後、銅の表面をアンモニア(NH₃)またはヘリウム(He)プラズマに曝して表面処理を行ってから、SiC膜、SiN膜あるいはSiCN膜などの銅拡散防止膜を形成する技術が開示されている。

【特許文献1】特開2001-326279号公報

【特許文献2】特開2001-110789号公報

【特許文献3】特開2002-203899号公報

【特許文献4】特開2002-134494号公報

【特許文献5】特開2002-353310号公報

【特許文献6】特開2003-142593号公報

【特許文献7】特開2003-152076号公報

【特許文献8】特開2000-200832号公報

【特許文献9】特開2002-009150号公報

【特許文献10】特開2002-373936号公報

【特許文献11】特開2002-170882号公報

【特許文献12】特開2002-270691号公報

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 5]$

本発明者は、ダマシン配線の製造方法について検討した。以下は、本発明者によって検討された技術であり、その概要は次のとおりである。

[0016]

まず、基板上にストッパ絶縁膜および配線形成用の絶縁膜(以下、単に配線層間膜と略す)を順次堆積する。配線層間膜はプラズマCVD(Chemical Vapor Deposition)法で成膜されるSiOC膜で構成され、ストッパ絶縁膜は、たとえばプラズマCVD法で成膜されるシリコン酸化(以下、SiOE記す)膜、シリコン窒化(以下、SiNE記す)膜またはシリコン炭化窒化(以下、SiCNE記す)膜で構成される。ストッパ絶縁膜は、配線層間膜をエッチングする際のエッチングストッパ層として機能する。

$[0\ 0\ 1\ 7]$

次に、パターニングされたフォトレジスト膜をマスクとしたエッチングによって配線層間膜およびストッパ絶縁膜の所定の領域に配線溝を形成する。続いて配線溝の内部を含む

基板全面にバリア層、たとえばチタン窒化膜を形成し、さらに配線溝を埋め込む銅膜を形成する。銅膜は主導体層として機能し、たとえばメッキ法で形成できる。その後、配線溝以外の領域の銅膜およびバリア層をCMP法により除去して配線溝の内部に銅配線を形成する。

[0018]

次に、銅配線からの銅の拡散を防ぐため、銅配線上にバリア層として機能するキャップ 絶縁膜を形成する。キャップ絶縁膜は、たとえばプラズマCVD法で成膜されるSiO膜 、SiN膜またはSiCN膜で構成される。このキャップ絶縁膜は、バリア層としての機 能に加えて、銅配線上の絶縁膜に接続孔を形成する際のエッチングストッパ層としての役 割を担うこともできる。

$[0\ 0\ 1\ 9\]$

しかしながら、半導体装置の高集積化の要望に伴い、加工寸法が 0.1μ m以下におけるダマシン配線の微細化を検討したところ、銅膜をCMP法で研磨する際、SiOC膜からなる配線層間膜と、SiO膜、SiN膜またはSiCN膜からなるストッパ絶縁膜との界面において剥離が生じ、ダマシン配線を有する半導体装置の製造歩留まりが低下するという問題が明らかとなった。

[0020]

本発明の目的は、配線溝が形成される絶縁膜または接続孔が形成される絶縁膜にSiOC膜を用いたダマシン配線の信頼性を向上することのできる技術を提供することにある。

[0021]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[0022]

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0023]

本発明は、半導体基板上の層間絶縁膜に形成された溝の内部に金属配線が形成され、前記層間絶縁膜および前記金属配線のそれぞれの上部に、前記配線を構成する金属の拡散を防止するキャップ絶縁膜が形成された半導体装置において、前記層間絶縁膜が、SiOC膜と、前記SiOC膜上に形成されたSiON膜とからなり、前記キャップ絶縁膜が、SiCN膜と、前記SiCN膜上に形成されたSiON膜とからなるものである。

$[0\ 0\ 2\ 4]$

本発明は、ダマシン配線を有する半導体装置の製造方法において、配線溝が形成される 絶縁膜または接続孔が形成される絶縁膜をSiOC膜で形成し、このSiOC膜に接して 5nm以上の厚さのSiC膜を積層するものである。

【発明の効果】

[0025]

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明 すれば以下のとおりである。

[0026]

配線溝が形成される絶縁膜または接続孔が形成される絶縁膜にSiOC膜を用いたダマシン配線において、ストッパ絶縁膜またはキャップ絶縁膜をSiC膜で構成する、またはSiCN膜およびSiOC膜とSiCN膜との間に介在するSiC膜からなる積層構造で構成することにより、SiOC膜の剥離を防ぐことができる。これにより、ダマシン配線の信頼性を向上することができる。

【発明を実施するための最良の形態】

[0027]

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明

するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの 説明は省略する。

[0028]

(実施の形態1)

本発明の実施の形態1であるCMOSFET (Complementary Metal Oxide Semiconduc tor Field Effect Transistor) の製造方法を図1~図7に示した半導体基板の要部断面図を用いて工程順に説明する。

[0029]

まず、図1に示すように、たとえばp⁻型の単結晶シリコンからなる半導体基板1を用意し、半導体基板1の主面に素子分離領域2を形成する。次に、パターニングされたフォトレジスト膜をマスクとして不純物をイオン注入し、pウェル3およびnウェル4を形成する。pウェル3にはp型不純物、たとえばボロンをイオン注入し、nウェル4にはn型不純物、たとえばリンをイオン注入する。この後、各ウェル領域にMISFET(Metal Insulator Semiconductor FET)のしきい値を制御するための不純物をイオン注入してもよい。

[0030]

次に、ゲート絶縁膜5となるシリコン酸化膜、ゲート電極6となる多結晶シリコン膜およびキャップ絶縁膜7となるシリコン酸化膜を順次堆積して積層膜を形成し、パターニングされたフォトレジスト膜をマスクとして上記積層膜をエッチングする。これにより、ゲート絶縁膜5、ゲート電極6およびキャップ絶縁膜7を形成する。

$[0\ 0\ 3\ 1]$

次に、半導体基板1上に、たとえばCVD法でシリコン酸化膜を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極6の側壁にサイドウォールスペーサ8を形成する。その後、フォトレジスト膜をマスクとして、pウェル3にn型不純物、たとえばリンまたはヒ素をイオン注入し、pウェル3のゲート電極6の両側にn型半導体領域9を形成する。n型半導体領域9は、ゲート電極6およびサイドウォールスペーサ8に対して自己整合的に形成され、nチャネルMISFETのソース・ドレインとして機能する。同様に、フォトレジスト膜をマスクとして、nウェル4にp型不純物、たとえばフッ化ボロンをイオン注入し、nウェル4のゲート電極6の両側にp型半導体領域10を形成する。p型半導体領域10は、ゲート電極6およびサイドウォールスペーサ8に対して自己整合的に形成され、pチャネルMISFETのソース・ドレインとして機能する

[0032]

次に、図2に示すように、半導体基板1上にスパッタ法またはCVD法でシリコン酸化膜を堆積した後、そのシリコン酸化膜を、たとえばCMP法で研磨することにより、表面が平坦化された層間絶縁膜11を形成する。次いで、パターニングされたフォトレジスト膜をマスクとしたエッチングによって層間絶縁膜11に接続孔12を形成する。この接続孔は、n型半導体領域9またはp型半導体領域10上などの必要部分に形成する。

$[0\ 0\ 3\ 3]$

次に、接続孔12の内部を含む半導体基板1の全面にチタン窒化膜を、たとえばCVD 法で形成し、さらに接続孔12を埋め込むタングステン膜を、たとえばCVD法で形成す る。その後、接続孔12以外の領域のタングステン膜およびチタン窒化膜を、たとえばC MP法により除去して接続孔12の内部にプラグ13を形成する。

[0034]

続いて、シングルダマシン法により第1配線層を形成する。まず、プラグ13上にストッパ絶縁膜14を形成し、さらに配線層間膜15を形成する。ストッパ絶縁膜14と配線層間膜15とには次に説明する第1配線層が形成されるため、その合計膜厚は第1配線層に必要な設計膜厚で決められる。

[0035]

ストッパ絶縁膜14は、配線層間膜15への配線溝加工の際にエッチングストッパとな

る膜であり、配線層間膜15に対してエッチング選択比を有する材料で構成される。スト ッパ絶縁膜14は、窒素の含有量が1%以下のシリコン炭化(以下、SiCと記す)膜と し、その厚さは、たとえば約5nm以上とすることができる。SiC膜は、たとえばプラ ズマCVD法で形成され、その成膜条件は、たとえばrfパワーが200~1000W、 圧力が2~10Torr、温度が300~400℃,ガス種がC含有ガス(たとえばアル キルシラン)とHe、ガス流量が100~2000sccmである。配線層間膜15は、 SiOC膜からなり、比誘電率は3程度である。SiOC膜は、たとえばプラズマCVD 法で形成され、その成膜条件は、たとえばrfパワーが200~1000W、圧力が2~ 10Torr、温度が300~400℃、ガス種がC含有ガス(たとえばアルキルシラン) とHeとO₂、ガス流量が100~2000sccmである。

[0036]

なお、ストッパ絶縁膜14を構成するSiC膜および配線層間膜15を構成するSiO C膜は、一台のプラズマCVD装置によって形成することができる。たとえばプラズマC VD装置に備わる2つのチャンバを用いて、それぞれのチャンバでSiC膜とSiOC膜 とを成膜する方法、または1つのチャンバを用いて、ガス等の成膜条件を変えることによ ってSiC膜とSiOC膜とを連続成膜する方法を例示することができる。

$[0\ 0\ 3\ 7]$

次いで、パターニングされたフォトレジスト膜をマスクとしたエッチングによってスト ッパ絶縁膜14および配線層間膜15の所定の領域に配線溝16を形成する。

[0038]

次に、配線溝16の内部を含む半導体基板1の全面にバリアメタル層17を形成する。 バリアメタル層17は、たとえばタンタル膜からなり、その厚さは、たとえば基板平面上 で50nm程度とすることができる。上記タンタル膜は、たとえばスパッタ法で形成され る。バリアメタル層17は、チタン窒化、タンタル窒化等で構成してもよい。

続いて、バリアメタル層17上に銅のシード層(図示せず)を、たとえばCVD法また はスパッタ法で形成し、さらにシード層上に銅膜18を、たとえば電界メッキ法で形成す

$[0\ 0\ 4\ 0]$

次に、図3に示すように、CMP法を用いて銅膜18およびシード層を研磨する。さら に研磨を継続し、配線層間膜15上のバリアメタル層17を除去する。これにより、配線 溝16以外の領域の銅膜18(シード層を含む)およびバリアメタル層17が除去されて 、第1配線層の配線19が形成される。

$[0\ 0\ 4\ 1]$

ところで、ストッパ絶縁膜をSiO膜、SiN膜またはSiCN膜で構成し、配線層間 膜をSiOC膜で構成する本発明者によって検討された技術では、銅膜およびバリア層の CMP工程においてストッパ絶縁膜と配線層間膜との界面で剥離が生じた。しかし、スト ッパ絶縁膜14をSiC膜で構成し、配線層間膜15をSiOC膜で構成した本実施の形 熊1では、銅膜18(シード層を含む)およびバリアメタル層17のCMP工程において ストッパ絶縁膜(SiC膜)14と絶縁膜(SiOC膜)15との界面で剥離は生じなか った。

[0042]

【表1】

表 1

	SiOC	SiC	SiO	SiCN	SiN
ヤング率 (GPa)	18	63	112	133	221
ストレス (MPa)	47	62	-140	-245	-151
窒素含有量 (%)	<1	<1	4	20	45

[0043]

表1に、各種絶縁膜のヤング率、ストレス、窒素含有量をまとめる。SiOC膜と各種 絶縁膜との接着性はSiN膜、SiCN膜、SiO膜、SiC膜の順に小さく、これは窒 素含有量に依存する傾向にある。また、ヤング率はSiN膜、SiCN膜、SiO膜、S iC膜、SiOC膜の順に小さい。また、SiOC膜およびSiC膜は引っ張り応力を示 すのに対し、SiN膜、SiCN膜、SiO膜は圧縮応力を示す。

$[0\ 0\ 4\ 4\]$

これらのことから、SiOC膜の界面では、O、Cで終端した分子構造が界面における原子間の結合を強めて接着性を向上させると考えられる。さらに、SiOC膜と同じ引っ張り応力を有し、SiOC膜とのヤング率の差が50GPa以下、応力の差が<math>50MPa以下であるSiC膜をSiOC膜に接して設けることにより、SiC膜が銅膜のCMP処理時に発生する縦横方向の荷重を緩和して、SiOC膜とSiC膜との界面における剥離を抑制すると考えられる。

[0045]

なお、ここではストッパ絶縁膜14としてSiC膜を例示したが、SiOC膜とのヤング率の差が50GPa以下または応力の差が50MPa以下である絶縁膜によって、ストッパ絶縁膜14を構成してもよい。また、ストッパ絶縁膜14を構成するSiC膜をプラズマCVD法で形成し、その成膜条件を例示したが、製法または成膜条件は、これに限定されるものでない。

$[0\ 0\ 4\ 6]$

次に、デュアルダマシン法により第2配線層を形成する。まず、図4に示すように、第1配線層の配線19上にキャップ絶縁膜20、接続孔が形成される絶縁膜(以下、単にビア層間膜と略す)21および配線形成用のストッパ絶縁膜22を順次形成する。

[0047]

キャップ絶縁膜20は、窒素の含有量が1%以下のSiC膜とし、その厚さは、たとえば約5nm以上とすることができる。また、キャップ絶縁膜20は、銅の拡散を防ぐ機能を有するが、ビア層間膜21に対してエッチング選択比を有する材料で構成され、ビア層間膜21への接続孔加工の際のエッチングストッパとしても用いられる。SiC膜は、たとえばプラズマCVD法で形成され、その成膜条件は、たとえば前記ストッパ絶縁膜14を構成するSiC膜とほぼ同じ条件を用いることができる。

[0048]

ビア層間膜21は、SiOC膜からなり、SiOC膜は、たとえばプラズマCVD法で形成され、その成膜条件は、たとえば前記配線層間膜15を構成するSiOC膜とほぼ同じ条件を用いることができる。

[0049]

ストッパ絶縁膜22は、ビア層間膜21および後にストッパ絶縁膜22の上層に堆積さ

れる配線層間膜に対してエッチング選択比を有する絶縁材料で構成され、窒素の含有量が 1%以下のSiC膜とし、その厚さは、たとえば約5nm以上とすることができる。SiC膜は、たとえばプラズマCVD法で形成され、その成膜条件は、たとえば前記ストッパ 絶縁膜14を構成するSiC膜とほぼ同じ条件を用いることができる。

[0050]

次に、孔パターンにパターニングされたフォトレジスト膜をストッパ絶縁膜22上に形成し、このフォトレジスト膜をマスクとしてストッパ絶縁膜22をエッチングする。

[0051]

次いで、ストッパ絶縁膜22上に配線層間膜23を形成する。配線層間膜23はSiOC膜からなり、SiOC膜は、たとえばプラズマCVD法で形成され、その成膜条件は、たとえば前記配線層間膜15を構成するSiOC膜とほぼ同じ条件を用いることができる。なお、ストッパ絶縁膜22および配線層間膜23には次に説明する第2配線層が埋め込まれる配線溝が形成されるため、その合計厚さは第2配線層に必要な設計膜厚で決められる。

[0052]

その後、図5に示すように、溝パターンにパターニングされたフォトレジスト膜を配線 層間膜23上に形成し、このフォトレジスト膜をマスクとして配線層間膜23をエッチン グする。この際、キャップ絶縁膜22がエッチングストッパ層として機能する。

[0053]

続いて、上記フォトレジスト膜およびストッパ絶縁膜22をマスクとしてビア層間膜2 1をエッチングする。この際、キャップ絶縁膜20がエッチングストッパ層として機能する。

[0054]

次いで、露出したキャップ絶縁膜20を、たとえばドライエッチング法で除去する。キャップ絶縁膜20を除去すると同時にストッパ絶縁膜22が除去されて、キャップ絶縁膜20およびビア層間膜21に接続孔24が形成され、ストッパ絶縁膜22および配線層間膜23に配線溝25が形成される。

[0055]

次に、図6に示すように、接続孔24および配線溝25の内部を含む半導体基板1の全面にバリアメタル層26を形成する。バリアメタル層26は、たとえばタンタル膜からなり、その厚さは、たとえば基板平面上で50nm程度とすることができる。上記タンタル膜は、たとえばスパッタ法で形成される。バリアメタル層26は、チタン窒化、タンタル窒化等で構成してもよい。

[0056]

続いて、バリアメタル層26上に銅のシード層(図示せず)を、たとえばCVD法またはスパッタ法で形成し、さらにシード層上に銅膜27を、たとえば電界メッキ法で形成する。

[0057]

次に、図7に示すように、CMP法を用いて銅膜27およびシード層を研磨する。さらに研磨を継続し、配線層間膜23上のバリアメタル層26を除去する。これにより、配線溝25以外の領域の銅膜27 (シード層を含む)およびバリアメタル層26が除去されて、接続部材と一体に形成された第2配線層の配線28が形成される。

[0058]

この銅膜27(シード層を含む)およびバリアメタル層26のCMP工程においても、前述した銅膜18(シード層を含む)およびバリアメタル層17のCMP工程の場合と同様に、キャップ絶縁膜(SiC膜)20とビア層間膜(SiOC膜)21との界面、ビア層間膜(SiOC膜)21とストッパ絶縁膜(SiC膜)22との界面、ストッパ絶縁膜(SiC膜)22と配線層間膜23(SiOC膜)との界面において剥離は生じなかった

[0059]

続いて、図示はしないが、第2配線層の配線28上にキャップ絶縁膜29を形成し、さらに上層の配線を形成した後、パッシベーション膜で半導体基板1の全面を覆うことにより、CMOSFETが略完成する。

[0060]

なお、本実施の形態1では、半導体基板1の主面上に形成される半導体素子としてCMOSFETを例示したが、これに限定されるものではない。

$[0\ 0\ 6\ 1]$

また、本実施の形態1では、デュアルダマシン法により第2配線層の配線28を形成する場合、ストッパ絶縁膜22にあらかじめ孔パターンを加工した後、キャップ絶縁膜20 およびストッパ絶縁膜22をエッチングストッパ層として機能させて、ビア層間膜21に接続孔24を、配線層間膜23に配線溝25を同時に形成したが、この形成方法に限定されるものではない。たとえば孔パターンにパターニングされたフォトレジスト膜をマスクとしたエッチングにより配線層間膜23およびビア層間膜21に接続孔23を形成した後、溝パターンにパターニングされたフォトレジスト膜をマスクとしたエッチングにより配線層間膜23に配線溝24を形成する方法、あるいは溝パターンにパターニングされたフォトレジスト膜をマスクとしたエッチングにより配線層間膜23に配線溝24を形成した後、孔パターンにパターニングされたフォトレジスト膜をマスクとしたエッチングによりビア層間膜21に接続孔23を形成する方法などがある。

$[0\ 0\ 6\ 2\]$

このように、本実施の形態1によれば、配線層間膜15,23およびビア層間膜21を相対的に低い低誘電率材料であるSiOC膜で構成した場合、配線層間膜15,23およびビア層間膜21に接して設けられるストッパ絶縁膜14,22およびキャップ絶縁膜20をSiC膜で構成することにより、第1配線層の配線19を形成するCMP工程における配線層間膜15とストッパ絶縁膜14との界面での剥離、および第2配線層の配線20を形成するCMP工程におけるキャップ絶縁膜20とビア層間膜21との界面、ビア層間膜21とストッパ絶縁膜22との界面、ストッパ絶縁膜22と配線層間膜23との界面での剥離を防ぐことができる。

[0063]

(実施の形態2)

本発明の実施の形態2であるCMOSFETの製造方法を図8に示した半導体基板の要部断面図を用いて説明する。

$[0\ 0\ 6\ 4]$

前記実施の形態1では、ストッパ絶縁膜14、22およびキャップ絶縁膜20をSiC膜で構成したが、本実施の形態2では、ストッパ絶縁膜14、22およびキャップ絶縁膜20を、SiC膜に比してリーク電流を小さく抑えることができるSiCN膜A、ならびに配線層間膜15,23およびビア層間膜21を構成するSiOC膜と上記SiCN膜Aとの間に介在するSiC膜Bにより構成するものである。SiCN膜Aの厚さは、たとえば40nm程度、SiC膜Bの厚さは、たとえば10nm程度であり、SiCN膜Aの窒素含有量は1%以上とする。

$[0\ 0\ 6\ 5]$

また、SiCN膜Aは、たとえばプラズマCVD法で形成され、その成膜条件は、たとえばrfパワーが200~1000W、圧力が2~10Torr、温度が300~400 $\mathbb C$ 、ガス種がC含有ガス(たとえばアルキルシラン)とNH3とHe、ガス流量が100~2000sccmであり、SiC膜Bは、たとえばプラズマCVD法で形成され、その成膜条件は、たとえばrfパワーが200~1000W、圧力が2~10Torr、温度が300~400 $\mathbb C$ 、ガス種がC含有ガス(たとえばアルキルシラン)とHe、ガス流量が100~2000sccmである。

$[0\ 0\ 6\ 6]$

図9は、3種類の絶縁膜(SiC膜、SiCN膜、SiN膜)のリーク電流特性を測定したグラフであり、横軸は電界強度(単位:MV/cm)、縦軸は膜のリーク電流(単位

 $:A/c m^2)$ を示している。グラフから明らかなように、例えば電界強度=3MV/cmにおけるリーク電流は、SiCN膜が最も少なく、SiC膜が最も多い。

[0067]

このように、本実施の形態2によれば、ストッパ絶縁膜14、22およびキャップ絶縁膜20を主として相対的にリーク電流の小さいSiCN膜Aで構成し、配線層間膜15,23およびビア層間膜21を構成するSiOC膜と上記SiCN膜Aとの間にSiC膜Bを介在させることにより、配線間のリーク電流を低減できると同時にSiOC膜の剥離を防ぐことができる。

[0068]

(実施の形態3)

[0069]

このように、本実施の形態3によれば、SiOC膜に窒素を含有することで、両者の接着性を向上させる。これにより、配線間のリーク電流を低減できると同時にSiOC膜の剥離を防ぐことができる。

[0070]

(実施の形態4)

図10に示すように、本実施の形態4では、ストッパ絶縁膜14、22およびキャップ 絶縁膜20のそれぞれを、SiCN膜AとSiC膜Bの積層膜で構成する。

[0071]

図11は、3種類の絶縁膜(SiC膜、SiCN膜、SiN膜)のTDDB(Time-dependent dielectric breakdown;経時絶縁破壊)特性を測定したグラフであり、横軸は電界強度(単位:MV/cm)、縦軸はTDDB寿命(単位:秒)を示している。グラフから明らかなように、SiCN膜はSiC膜に比べTDDB寿命が長い。

[0072]

一方、図12は、銅配線(ビア部分)のストレスマイグレーション特性とSiCN膜およびSiC膜の関係を評価したグラフであり、横軸は銅配線の幅(単位:μm)、縦軸はストレスマイグレーションによる配線の不良率(単位:%)を示している。グラフから明らかなように、銅配線幅がある値以上になると、SiCN膜は銅配線のストレスマイグレーション特性を著しく劣化させるのに対し、SiC膜は銅配線幅の大小に関わりなく、ストレスマイグレーション特性を殆ど劣化させない。また、SiCN膜とSiC膜の積層膜は、それらの中間的な特性を示す。

[0073]

以上のことから、ストッパ絶縁膜14、22およびキャップ絶縁膜20のそれぞれを、SiCN膜AとSiC膜Bの積層膜で構成することにより、ストッパ絶縁膜14、22およびキャップ絶縁膜20のTDDB特性の劣化を防ぐと共に、リーク電流の低減を図ることができ、かつ銅配線のストレスマイグレーション特性の劣化を防ぐことが可能となる。

[0074]

なお、ストッパ絶縁膜14、22およびキャップ絶縁膜20のそれぞれを、SiCN膜AとSiC膜Bの積層膜で構成した場合は、配線層間膜15、23およびビア層間膜21

を構成するSiOC膜とSiCN膜Aとの界面の接着力が低下する。そこで、本実施の形態では、配線層間膜15、23およびビア層間膜21のそれぞれを、SiOC膜C、SiC膜BおよびSiON膜Dの3層構造で構成し、SiOC膜CとSiCN膜Aとが直接接しないようにする。ここで、SiOC 膜CとSiON 膜Dとの間の薄いSiC 膜Bは、SiOC 膜CとSiON 膜Dの接着性を高めるための接着層である。また、配線層間膜15、23およびビア層間膜21の誘電率をできるだけ低くするために、SiOC 膜Cよりも誘電率が高いSiON 膜Dの膜厚は、SiOC 膜Cよりも薄くすると共に、窒素含有量も5 atoms%以下にすることが望ましい。SiON 膜Dは、例えばモノシラン(SiH_4)と 亜酸化窒素(N_2O)とをソースガスに用いたプラズマCVD 法(成膜温度=350~400C)で堆積する。

[0075]

(実施の形態5)

前記実施の形態 4 のように、配線層間膜 1 5、 2 3 およびビア層間膜 2 1 のそれぞれを、S i O C 膜 C 、S i C E 度 E および S i O E 限 E に E を E の E を E に E に E を E に E を E に E を E に E を E に E に E に E を E に

[0076]

そこで、本実施の形態では、図13に示すように、配線層間膜15、23およびビア層間膜21のそれぞれを、SiOC膜CおよびSiON膜Dの2層構造で構成し、配線溝16、25や接続孔24を形成する際にエッチングのスループットが低下するのを防止する

[0077]

一方、接着層であるSiC膜Bを省略した場合は、SiOC膜CとSiON膜Dの界面の接着力が低下し、膜の剥がれが発生し易くなるという問題が生じる。

[0078]

膜の剥がれの原因の一つとして、SiOC膜Cの成膜後における室温でのストレスが45MPa(引っ張り応力)であるのに対して、450℃におけるストレスは-16MPa(圧縮応力)となり、膜ストレス変化は引っ張り応力から圧縮応力に変化すること、またその変化量が61MPa(45MPa-(-16MPa))と大きいことが考られる。

[0079]

その対策としては、SiOC膜Cを高温(例えば成膜温度=375 $\mathbb C$)で堆積することにより、SiOC膜Cの成膜後の室温でのストレスが53MPa(引っ張り応力)から450 $\mathbb C$ におけるストレスは78MPa(引っ張り応力)となり、その変化量が25MPa(78MPa-53MPa)と温度変化によるストレス変動量の小さい膜となりSiON膜Dとの接着性を向上させることができると考えられる。また、SiOC膜Cを成膜した後、その表面をヘリウム(He)プラズマ処理または酸素プラズマ処理し、続いてSiON膜Dを堆積すると両者の接着力を向上させることができる。なお、SiOC膜Cの堆積温度が高すぎたり、プラズマ処理が過剰であったりすると、SiOC膜Cの誘電率が低下するので、成膜温度は $400\mathbb C$ 以下、プラズマ処理時間は20秒以下(例えば15秒程度)とするのがよい。

[0080]

また、SiOC膜Cの上部にSiON膜Dを堆積する際、ソースガスであるモノシランと亜酸化窒素の割合を変え、屈折率を1.485以下の膜または膜中の窒素含有量を3~4%にした膜にすると、SiOC膜Cとの接着性が向上する。

[0081]

(実施の形態6)

前記実施の形態5では、配線層間膜15、23およびビア層間膜21のそれぞれを、SiOC膜CおよびSiON膜Dの2層構造で構成し、かつ両者の接着性を向上させるための各種処理を行ったが、本実施の形態では、図14に示すように、配線層間膜15、23

およびビア層間膜21のそれぞれを、SiOC膜CおよびSiOCN膜Eの2層構造で構成する。この場合、SiOCN膜Eの組成は、SiON膜Dに比べてSiOC膜Cに近いので接着性がよいことから、前記実施の形態5で行ったような膜の接着性を向上させるための各種処理が不要となる。

[0082]

SiON膜Dの上部にSiOCN膜Eを堆積するには、SiON膜Dを堆積する途中でソースガス中に窒素を含むガスを添加し、さらに成膜を続ければよい。なお、誘電率が高くなるのを防ぐため、SiOCN膜E中の窒素濃度は、10atoms%以下にとどめることが望ましい。

[0083]

また、図示は省略するが、配線層間膜15、23およびビア層間膜21のそれぞれを、SiOCN膜EおよびSiON膜Dの2層構造で構成してもよい。SiOCN膜Eの組成は、SiOC膜Cに比べてSiON膜Dに近いので接着性がよく、前記実施の形態5で行ったような膜の接着性を向上させるための各種処理が不要となる。

[0084]

(実施の形態7)

本実施の形態では、図15に示すように、配線層間膜15、23およびビア層間膜21のそれぞれを、SiOCN膜Eで構成する。この場合は、配線層間膜15、23およびビア層間膜21のそれぞれをSiOC膜Cで構成する前記実施の形態1、2に比べて誘電率が高くなるが、配線層間膜15、23およびビア層間膜21のそれぞれを複数の膜で構成する前記実施の形態4~6に比べて工程が大幅に短縮できる。また、SiOCN膜Eの組成は、SiOC膜Cに比べてSiCN膜Aに近いので、ストッパ絶縁膜14、22およびキャップ絶縁膜20のそれぞれの一部を構成するSiCN膜Aとの界面における接着性の低下も生じ難くなる。なお、誘電率が高くなるのを防ぐため、SiOCN膜E中の窒素濃度は、10atoms%以下にとどめることが望ましい。

[0085]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0086]

例えば、前記実施の形態5~7では、ストッパ絶縁膜14、22およびキャップ絶縁膜20のそれぞれをSiCN膜のみで、またはSiC膜のみで構成することも可能である。

[0087]

また、前記実施の形態 1 ~ 7 では、ダマシン銅配線の配線層間膜またはビア層間膜に低誘電率膜を用いる場合について説明したが、これに限定されるものではない。例えばリソグラフィ技術とドライエッチング技術を用いて形成されたアルミニウム合金またはタングステン等の高融点金属膜からなる配線の上に、低誘電率の層間絶縁膜を形成する場合にも適用することができる。

【産業上の利用可能性】

[0088]

本発明は、ダマシン法を用いて形成される銅配線と低誘電率の層間絶縁膜とを含む半導体装置に適用して有効な技術である。

【図面の簡単な説明】

[0089]

【図1】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。

【図2】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。

【図3】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。

- 【図4】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。
- 【図5】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。
- 【図6】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。
- 【図7】本発明の実施の形態1であるCMOSFETの製造方法を示す半導体基板の要部断面図である。
- 【図8】本発明の実施の形態2であるCMOSFETの製造方法を示す半導体基板の要部断面図である。
- 【図9】絶縁膜(SiC膜、SiCN膜、SiN膜)のリーク電流特性を測定したグラフである。
- 【図10】本発明の実施の形態4であるCMOSFETを示す半導体基板の要部断面図である。
- 【図11】絶縁膜(SiC膜、SiCN膜、SiN膜)のTDDB特性を測定したグラフである。
- 【図12】銅配線のストレスマイグレーション特性とSiCN膜およびSiC膜の関係を評価したグラフである。
- 【図13】本発明の実施の形態5であるCMOSFETを示す半導体基板の要部断面図である。
- 【図14】本発明の実施の形態6であるCMOSFETを示す半導体基板の要部断面図である。
- 【図15】本発明の実施の形態7であるCMOSFETを示す半導体基板の要部断面図である。

【符号の説明】

[0090]

- 1 半導体基板
- 2 素子分離領域
- 3 pウェル
- 4 nウェル
- 5 ゲート絶縁膜
- 6 ゲート電極
- 7 キャップ絶縁膜
- 8 サイドウォールスペーサ
- 9 n型半導体領域
- 10 p型半導体領域
- 11 層間絶縁膜
- 12 接続孔
- 13 プラグ
- 14 ストッパ絶縁膜
- 15 配線層間膜
- 16 配線溝
- 17 バリアメタル層
- 18 銅膜
- 19 配線
- 20 キャップ絶縁膜
- 21 ビア層間膜
- 22 ストッパ絶縁膜
- 23 配線層間膜
- 2 4 接続孔


- 2 5 配線溝
- 26 バリアメタル層
- 27 銅膜
- 28 配線
- A SiCN膜
- B SiC膜

. . . .

- C SiOC膜
- D SiON膜
- E SiOCN膜


【書類名】図面【図1】

図 1




【図2】

2




【図3】

2 3




【図4】

Ø 4




【図5】






【図6】

2 6




【図7】


図 7



【図8】





[図9]




【図10】








【図12】




【図13】

図 13




【図14】

Z 14



【図15】

図 15





【書類名】要約書

【要約】

【課題】 配線層間膜およびビア層間膜を低誘電率のSiOC膜で構成した銅ダマシン配線の信頼性を向上する。

【解決手段】 配線層間膜 15、 23 およびビア層間膜 21 のそれぞれを SiOC 膜で構成し、ストッパ絶縁膜 14、 22 およびキャップ絶縁膜 20 を SiCN 膜 A と SiC 膜 B の積層膜で構成することによって、配線層間膜 15、 23 およびビア層間膜 21 のリーク電流低減、ならびにストッパ絶縁膜 14、 22 およびキャップ絶縁膜 20 との接着性向上を図る。

【選択図】 図8



特願2003-310953

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由]

2003年 4月 1日

[変更理由] 新規登録 住 所 東京都千/

東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ